甚么是D/A转换器？根基情势2（二进制体例）
经由过程领受数字值任务的电路体系叫做二进制体例。
1. 二进制体例 <利用电阻的环境>
二进制体例是按照电路的组成带有加权数据，以下图R-2R梯形电路为代表性例子。
R-2R梯形电路为了不管从哪一个节点都能够看到电阻值2R的并联，每一个节点的电流值都逐步减半。
【R-2R梯形DAC例】
下图是具备4bit分辩率的R-2R梯形DAC。
长处是在小面积中可轻易做出分辩率为10bit摆布的DAC（所需电阻在Nbit的DAC中须要3N个，开关不必很大，也无需解码器)，与其余体例相连系，若是是14bit摆布的话能够完成。
错误谬误是为了电阻的高相对精度，在完成高精度时须要对开关（MOSFET的尺寸）和规划（R和2R的婚配性很重要，出格是MSB侧=AO侧的电阻必须精确建造）下工夫。
2. 二进制体例 <利用电容器的环境>
下图是为了展现利用了电容器的DAC设法的观点图。
这个DAC须要在开关切换时利用。
【利用了2NC电容器的DAC例】
下图是利用了电容器、4bit分辩率的DAC例子。A0～A3不管哪一个开关倒向Vref侧，都能取得差别的Vout电压。此时，缩小器右侧的两个开关同时ON，为了粉碎电荷守恒的干系，在时钟旌旗灯号下导通时候须要不堆叠。
长处是因为电容器的相对精度高，轻易取得高精度，别的为了电容器内不发生直流电流，低频时只要缩小器电流可低电流耗损。
错误谬误是为了电容器充电和放电，不合用于加快， 在低速时为了填补泄电流，必须要革新操纵。革新节制须要对保持革新中的输出电压等下工夫。
【用了2NC电容器的DAC（有革新节制）例】
利用了具备革新节制的CAPA的4bit分辩率DAC。
3. 二进制体例 ＜利用电阻－电容器的环境＞
【电阻－电容器夹杂型 DAC例】
具备在电阻串DAC局部（左）3bit，电容器DAC局部3bit，共6bit分辩率的夹杂型DAC。 上位bit的电阻间的电压按照下位数据加权插值。
长处是可取得高分辩率。
