甚么是D/A转换器？根基情势1（解码器体系）

【电阻分压体例DAC例】

在最简略的DAC中，也有被称作电阻串。
下图是一个在3bit分辩率（Resolution）的DAC中，用电阻分压，在开关中挑选一个处所的体例。
若是把电阻值变小，进步后续阶段的缓冲缩小器，固然能够高速任务，但因为在高分辩率中的开关寄生电容的限定，而致使任务速率下降。
长处是超卓的线性度，准绳上，必须保障枯燥增添性。
错误谬误是按照分辩率，电路规模成倍的增大。
 在3bit中须要8个电阻和开关，4bit中须要16个电阻和开关…在10bit中须要1024个电阻和开关。

【两级 电阻分压体例DAC例】

电阻分压式DAC分红两级设置装备摆设。
下图是6bit分辩率的DAC中，在第一级（左）Vref-GND之间挑选一个电阻的两头（图中挑选了从上数上去第三个电阻的两头）。
在第二级（右）中，这个电压再进一步 分压，从而取得了邃密的分辩率。
长处是比起一级布局，因为节制了电路 规模，组成6bit的DAC所须要的电阻和开关数目节制在16个和18个（电阻分压体例的环境下，不管哪一个都须要64个）。
因为每增添一个级数就必须追加2个缩小器，以是要衡量电阻和开关减少许停止挑选。
错误谬误是增添了好转作为DAC特色的身分。
比方速率，两个缩小器会提早。
输出电压的精度能够会发生两级缩小器的偏移。